台积电和ASML如何计划进入2nm制程节点

随着Apple iPhone 12，iPhone 12 Pro和iPad Air(2020)明天发布，全球消费者将首次体验5nm芯片组。苹果公司的A14 Bionic鞋拔是由台积电(TSMC)打造的，它是地球上排名第一的独立代工厂，它在集成电路内部是一个难以想象的118亿个晶体管。相比之下，A13 Bionic使用了85亿个晶体管。

华为的5nm麒麟9000为Mate 40系列提供了动力，但与苹果公司不同，由于美国商务部的一项规定更改，即使用美国制造技术的代工厂无法运送给华为，因此5nm麒麟芯片的数量受到限制。该公司订购了1500万片5nm芯片，但直到9月中旬开始实施规则变更之前，才收到880万片。华为不仅使用其5nm芯片为其新旗舰手机供电，还使用其为5G网络基站和其可折叠手机(Mate X2)的续集供电。据报道，明年三星将发布两款5nm Exynos芯片，而高通公司将与骁龙875一同加入。

但是像台积电和三星这样的公司甚至都没有时间在其5nm组件上反击自己。这是因为两个代工厂都已经在3nm工艺节点上工作。早在1965年，英特尔联合创始人戈登·摩尔(Gordon Moore)观察到，芯片上的晶体管密度每年都翻一番。他后来将其修改为晶体管密度每两年翻一番。这样就几乎没有时间庆祝。

为保持摩尔定律而开发的工具之一是极紫外(EUV)光刻。平版印刷术用于在硅薄片上印刷电路。当您考虑芯片组的大小以及需要放置在芯片组中的数十亿个晶体管时，您会了解到，需要在芯片内部做非常薄的标记。EUV使用紫外线使之成为可能。台积电正在使用的N5节点最多可以将5nm用于14层。3nm工艺节点可以在与5nm相同的晶体管数量下提供高达15%的功率提升，并在功耗(相同的时钟速度和复杂度)下降低30%。

荷兰光刻公司ASML表示，在3纳米工艺下，光刻可用于20多个层。ASML首席执行官Peter Wennink说：“我认为，在N5逻辑上我们超过10层，而在N3上我们超过20层，我们实际上看到了这一层的增长。这就是事实，它可以提供更多的功能使用单一图案并取消这些多重图案DUV(深紫外线)策略的优势，这对DRAM也是如此。”当单次光刻曝光不能产生清晰的分辨率打印时，可以使用双图案曝光。内存(RAM和NAND)芯片制造商依赖此过程。

台积电计划将FinFET晶体管用于其3nm模式，然后再切换到用于2nm芯片的GAAFET(全栅)。与FinFET并非在所有侧面都环绕通道不同，GAA使用栅极将通道环绕。后一种方法使电流泄漏几乎可以忽略不计。

ASML首席执行官Peter Wennink表示，将光刻系统运送到SMIC等中国代工厂时，该公司必须遵守美国商务部的规定。这位高管说：“ ASML对于直接从美国运往受法规影响的客户的系统或零件，要求获得美国出口许可证。尽管对个人客户未发表评论是一项政策，但我们旨在为所有客户提供服务和支持中芯国际是中国最大的晶圆代工厂，目前在7纳米制程节点上工作，而在中国最大的晶圆代工厂中，切削刃生产在14nm完成。中芯国际需要更先进的光刻机，但目前受到美国商务部规则变更的阻碍。